Современные инструменты верификации систем-на-кристалле - Никита Малышев (ЭРЕМЕКС)
Спикер: Никита Малышев, руководитель направления САПР цифрового моделирования и синтеза, «ЭРЕМЕКС». Тема: Современные инструменты верификации систем-на-кристалле: Code Coverage, SDF-моделирование, Verilog-AMS и UVM в среде Simtera IC Поговорили о том, как сделать верификацию поведенческого дизайна на Verilog и SystemVerilog не просто формальной задачей, а эффективным и управляемым процессом. Разобрали, зачем нужен анализ покрытия кода, что дает моделирование с задержками по SDF и цифро-аналоговое моделирование, как использовать UVM для построения тестовых сред в Simtera IC. Отдельно затронули отечественные решения и их возможности, без которых сегодня никуда. 📚 Дополнительные материалы ✅ Статьи на Истовом инженере: · RnD-цикл современных ASIC/SoC глазами тополога https://engineer.yadro.com/article/kak-ustroen-cikl-razrabotki-sovremennyh-mikroshem/ · Опыт автоматизации управления FPGA-стендами для распределенной команды https://engineer.yadro.com/article/fpga-remote/ · Итеративная сборка FPGA-проектов https://engineer.yadro.com/article/iterative-compilation/ · ASIC и FPGA: сорок лет эволюции https://engineer.yadro.com/article/asic-and-fpga-evolution/ ✅ Хабр: · Зачем нужен Design for Testability (DFT) и как его реализуют в FPGA https://habr.com/ru/companies/yadro/articles/1006004/ · Как мы прототипировали контроллер PCI Express от стороннего производителя https://habr.com/ru/companies/yadro/articles/1011186/ · Черная магия FPGA-разработчика: как мы превращаем идеи в железо https://habr.com/ru/companies/yadro/articles/1014630/ 🎧 Послушать: · Подкаст «Битовые маски» с Михаилом Коробковым. Виды FPGA. Разработка на FPGA. Создание FPGA-сообщества https://engineer.yadro.com/podcast/vidy-fpga-razrabotka-na-fpga-sozdanie-fpga-soobshhestva/ · Подкаст «Битовые маски» с Алексеем Коваловым. Верификация аппаратных блоков. UVM. Рынок труда в hardware https://engineer.yadro.com/podcast/verification/
Спикер: Никита Малышев, руководитель направления САПР цифрового моделирования и синтеза, «ЭРЕМЕКС». Тема: Современные инструменты верификации систем-на-кристалле: Code Coverage, SDF-моделирование, Verilog-AMS и UVM в среде Simtera IC Поговорили о том, как сделать верификацию поведенческого дизайна на Verilog и SystemVerilog не просто формальной задачей, а эффективным и управляемым процессом. Разобрали, зачем нужен анализ покрытия кода, что дает моделирование с задержками по SDF и цифро-аналоговое моделирование, как использовать UVM для построения тестовых сред в Simtera IC. Отдельно затронули отечественные решения и их возможности, без которых сегодня никуда. 📚 Дополнительные материалы ✅ Статьи на Истовом инженере: · RnD-цикл современных ASIC/SoC глазами тополога https://engineer.yadro.com/article/kak-ustroen-cikl-razrabotki-sovremennyh-mikroshem/ · Опыт автоматизации управления FPGA-стендами для распределенной команды https://engineer.yadro.com/article/fpga-remote/ · Итеративная сборка FPGA-проектов https://engineer.yadro.com/article/iterative-compilation/ · ASIC и FPGA: сорок лет эволюции https://engineer.yadro.com/article/asic-and-fpga-evolution/ ✅ Хабр: · Зачем нужен Design for Testability (DFT) и как его реализуют в FPGA https://habr.com/ru/companies/yadro/articles/1006004/ · Как мы прототипировали контроллер PCI Express от стороннего производителя https://habr.com/ru/companies/yadro/articles/1011186/ · Черная магия FPGA-разработчика: как мы превращаем идеи в железо https://habr.com/ru/companies/yadro/articles/1014630/ 🎧 Послушать: · Подкаст «Битовые маски» с Михаилом Коробковым. Виды FPGA. Разработка на FPGA. Создание FPGA-сообщества https://engineer.yadro.com/podcast/vidy-fpga-razrabotka-na-fpga-sozdanie-fpga-soobshhestva/ · Подкаст «Битовые маски» с Алексеем Коваловым. Верификация аппаратных блоков. UVM. Рынок труда в hardware https://engineer.yadro.com/podcast/verification/